PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

MARUYAMA et al.

Atty. Docket No. 107317-0006FAX RECEIVED

Serial No.: 10/821,841

Examiner: Kennedy, Jennifer M JAN 1 7 2006

Filed: April 12, 2004

Art Unit: 2812

OFFICE OF PETITIONS

For: ELECTRONIC DEVICE WITH ELECTRODE AND ITS MANUFACURE

INFORMATION DISCLOSURE STATEMENT

Commissioner for Patents P.O. Box 1450

Alexandria, VA 22313-1450

Date: January 17, 2006

Sir:

Pursuant to 37 CFR §1.56, the attention of the Patent and Trademark Office is hereby directed to the information item(s) listed on the attached Form PTO-SB08. Unless otherwise indicated herein, one copy of each item(\$) is attached. It is respectfully requested that the information be expressly considered during the prosecution of this application, and that the item(s) be made of record therein and appear among the "References Cited" on any patent to issue therefrom.

This Information Disclosure Statement is being filed (4) within three months \boxtimes of the U.S. filing date, OR (b) before the mailing date of a first Office Action on the ments in the present application, OR (c) accompanies a Request for Continued Examination. No certification or fee is required. This Information Disclosure Statement is being filed more than three months after the U.S. filing date AND after the mailing date of the first Office Action on the merits, but before the mailing date of a Final Rejection or Notice of Allowance. I hereby certify that each item of information:contained in this Information Disclosure Statement was first cited in a dommunication from a foreign patent office in a counterpart foreign application not more than three months prior to the filing of this Information Disclosure Statement. 37 CFR §1.97(e)(1). I hereby certify that no item of information in this Information Disclosure Statement was cited in a communication from a foreign patent office in a counterpart foreign application or, to my knowledge after making reasonable inquiry, was known to any individual designated in 37 CFR §1.56(c) more than three months prior to the filing of this Information

Disclosure Statement. 37 CFR §1.97(e)(2).

TECH/394071.1

BEST AVAILABLE COTT

- c. A check in the amount of \$180.00 in payment of the fee under 37 CFR §1.17(p). Please charge any fee deficiency or credit any overpayment to Deposit Account No. 01-2300 as needed to ensure consideration of the disclosed information.
- 3. This Information Disclosure Statement is being filed in ore than three months after the U.S. filing date and after the mailing date of a Final Rejection or Notice of Allowance, but before payment of the Issue Fee. Applicant(s) hereby petition(s) that the Information Disclosure Statement be considered. Attached is our check in the amount of \$180.00 in payment of the petition fee under 37 CFR §1.17(I)(1). Please charge any fee deficiency or credit any overpayment to Deposit Account No. 01-2300 as needed to ensure consideration of the disclosed information.
 - a. I hereby certify that each item of information contained in this Information Disclosure Statement was first cited in a communication from a foreign patent office in a counterpart foreign application not more than three months prior to the filing of this Information Disclosure Statement. 37 CFR §1.97(e)(1).
 - b. I hereby certify that no item of information in the Disclosure Statement was cited in a communication from a foreign patent office in a counterpart foreign application or, to my knowledge after making reasonable inquiry, was known to any individual designated in 37 CFR §1.56(c) more than three months prior to the filing of this Information Disclosure Statement. 37 CFR §1.97(e)(2).

Respectfully submitted,

Wilburn L. Chesser Registration No. 41,668

Customer No. 004372 ARENT FOX PLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339

Tel: (202) 857-6000 Fax: (202) 638-4810

WLC/wb

Enclosures: Japanese Office Action dated January 10, 2006 Form PTO/SB/08a (with 2 references)

PTO/SB/085 (08-03)

Approved for use through 07/31/2006. OMB 0651-0011

	U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERC
Liester the Panerwork Reduction Act of 1995, no persons are	required to respond to a collection of information unless it contains a valid OMB control number
Substitute for form 1449A/PTO	Complete if Known
ORDORIGIA A. LANCE	

INFORMATION DISCLOSURE STATEMENT BY APPLICANT Form PTO/SB/08a

Complete if Known 10/821,841 Application Number fax receive April 12, 2004 Filing Date Kenji MARUYAMA First Named Inventor JAN 1 7 2006 2812 Art Unit Keninedy, Jennifer M Examiner Name

1073 7-00064 Attorney Docket Number of Sheet

			U.S. P	ATENT DOCU	MENTS		<u></u>
Examiner Initiata	Cite No.	Document Number	Number-Kind Code ² (If known)	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columna, Lines, Where Relev. Passages or Relevant Figures Appear	/ant
		US-					┼~
		US-					╀
		US-					+
-		US-					4-
		US-					.
	1	US-					÷
	1	US-					`
		ŲS-					-
•		US-					┿
		US-					!!
	—	US-					1
	<u> </u>	US-					1
	1	US-					₩.
		US-					: -
		US-					Ļ
	1	US-					:
	T .	US-					∔
	1	US-					<u>'</u>
	1	US-					+-
		US-					<u>.</u>
		US-					<u></u>
		US-					1

				FOREIG	N PATENT DO	CUMENTS			
Examiner Initials*	Cite No.1	Foreign Patent Document	Country Code ³	Number Kind Cade [®] (if known)	Publication Date MM-DD-YYYY	Name of Patentee or Cited Occurr	nl	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T ⁶
	1	JP 07-153643			06/16/1995	Nissan Electric Có.	_td.		<u> </u>
	1	JP 09-008243			1997	Ĭ			.
	+								
				<u> </u>				·	11
	-			 		-			1.;
	+						<u> </u>		
	 			 					
	 	 	 	-	-				11
				1					
	╅	 							III
	+	 	 	 		1			
					L		 		\neg

		 _
Examiner	Date	
Signature	Considered	

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant, **Unique citation designation number.** See attached Kinds of U.S. Patent Documents. **Enter Office that issued the document, by the two-letter code. *For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. **Kind of document by the appropriate symbols as Indicated on the document under WIPO Standard ST. 16 if possible. *Applicant is to place a check-mark here if English language translation is attached. AB Indicates that only an English language abstract is attached.

TECH/394067.1

整理番号 0140944

発送番号 • 0 0 3 1 9 4 発送日 平成18年 1月10日

DF2906

拒絕理由通知管 notice of reasons of rejection

特許出願の番号

特願2001-329688

平成17年12月28日

特許庁審查官

松嶋 秀忠

9836 4 M O O

PATOR

特許出願人代理人

芮橋 敬四郎(外 1名)

適用条文

第29条第1項、第29条第2項

この出願は、次の理由によって拒絶をすべきものである。これについて意見が あれば、この通知書の発送の日から60日以内に意見音を提出して下さい。

理 由

- 1. この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国にお いて、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆 に利用可能となった発明であるから、特許法第29条第1項第B号に該当し、特 許を受けることができない。
- 2. この出願の下記の請求項に係る発明は、その出願前日本国的又は外国におい て頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利 用可能となった発明に基いて、その出願前にその発明の属する技術の分野におけ る通常の知識を有する者が容易に発明をすることができたものであるから、特許 法第29条第2項の規定により特許を受けることができない。

(引用文献等については引用文献等一覧参照) 記

請求項1-10

理由1.2

引用文献1.2

備考:

特に、引用文献1の図1及びその説明箇所を参照されたい。

引用文献1には、MgO基板上に(001)配向した酸化レドウム層及び(0 01) 配向したペロブスカイト構造を有する強誘電体層を形成することが開示さ れている。

また、MgO基板を用いるのではなく、酸化シリコン上にMgO原を形成し、 該MgO膜上にキャパシタを形成する技術は、例えば、引用文献2に開示されて BEST AVAILABLE

JAN. 17. 20060: 1:54 PMAKAHASARENT FOX DC3 Arent Fox (Nikardo; 38 48117 NO. 3892 # P. 97

整理番号 0140944

発送番号 ♦03194 発送日 平成18年 1月10日

いる(特に、引用文献2の図1及びその説明箇所参照)。

引用文献等一覧

- 1. 特開平07-153643号公報
- 2. 特閱平 0 9 0 0 8 2 4 3 号公報

先行技術文献調査結果の記録

調査した分野 IPC第7版 H01L27/105 H01L21/8246

・先行技術文献 特開平10-189887号公報 特開平10-017395号公報 特闘平09-110592号公報 特開昭64-079364号公報

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

UEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-153643

(43)Date of publication of application: 16.06.1995

(51)Int.CL

H01G 4/10 // H016 4/33

(21)Application number: 05-341107

(71)Applicant : NISSIN ELECTRIC CO LTD

(22)Date of filing: 29.11.1993

(72)Inventor: FUCHIMOTO NOBORU

HIRATSUKA HARUO

(54) LAMINATED DIELECTRIC DEVICE

(57) Abstract:

PURPOSE: To form an orientated film excellent in dielectric properties at low temperatures making a perovskite oxide serve as an electrode.

CONSTITUTION: A ReO3 metal oxide conductive thin film 2 which is orientated in a direction of (001) and similar in configuration to a perovskLte oxide crystal is provided onto the surface of a substrate 1 orientated in crystal axis. A perovskite oxide dielectric thin film 3 orientated in a direction of (001) is laminated on the surface of the metal oxide conductive thin film 2. By this setup, a perovskite oxide dielectric body can be laminated high in properties of orientation on the surface of the metal oxide conductive thin film 2 at low temperatures.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本四特許庁(J P)

(12) 公開特許公報(A)

(i1) 特許出版公田番号

特開平7-153643

(43)公開日 平成7年(1995)6月16日


	/10	練別記号	庁內巡理律号	ΡI	•	技術表示箇所
// H01G 4	/33		9174—5 e 9174—5 e	H01G	4/ 10 4/ 0 6	102
				家族語彙	未前求 附求	の数1 各面(全3月)
(21) 出資本号		特配平 5—341107		(71) 出現人	日新包括徐式	1'
(22) 出航日 平原	平成5年(1983)11)	129日	(72) 発明者	烈本 昇	京区修津高於町47番地	
				(72)発明者		体高畝町47級地 日新電投
				(74)代理人	弁理士 中沢	独之助

(54) [発明の名称] 積層粉並体案子

(57) 【芸約】

[目的] ペロブスカイト型酸化物を母極として、低温で誘定性能の優れた配向性膜を形成する。

【構成】 結晶軸に配向性を有する施板の教面に、ペロプスカイト型酸型知品と類似構造をもつ(001)配向したReO3型金属酸化物の等電性薄膜を設ける。この第四性解膜の表面に、ペロプスカイト型酸化物誘電体の(001)配向した誘電体薄膜を積層する。これにより導電性導膜の表面に、低温下でしかも配向性よくペロプスカイト型酸化物誘電体を積層することができる。



特別平7-153643

【特許請求の範囲】

【請求項1】 結晶軸に配向性を有する基板の母面に、 ペロプスカイト型酸型結晶と類似構造をもつ(001) 配向したRe08型金属酸化物の導電性再膜を設け、前 記導電性標膜の姿面にペロプスカイト型酸化物誘電体の (001)配向した誘電体導膜を形成してなる積層瞬電

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は積層調電体系子に関す

[0002]

【従来の技術】集積化された電子回路に使用される調電 体索子として存族化が要求されているが、優れた特性を もつ採設業子を得るためには、誘電体存験の結品軸を配 向させることが重要である。誘性体体膜の配向膜を得る ためには、MgOなどの単語品基板を用いて、スパッタ リング法などでエピタキシャル成長させる方法が多く採 られている。

【0003】しかし多くの誘電体薄膜素子は、誘電体を 20 はさんで配置される電租を必要とするため、単結品器权 と課金体との間に、低極として金銭階などを設ける必要 がある。このため誘電体導膜の配向性を減ずることにな り、また配向性勝電体質を得るための成膜温度は600 七以上の高祖を必要とする。

【0004】 更に金属酸化物誘電体と電極金属との界面 においては、誘電体側の酸素欠陥の存在により、半等体 陰壁を生じ易く、極薄膜においてはそま界面の影響が無 視しがたいものとなる。 特にメモリへの応用について は、600kV/cmにも相当する高低界のなかで、界 30 面の独身欠陥の生成が進行することが、メモリ弱電体膜 の拾うに関わっている。

【0005】これらの問題点を回避する方策として、從 来では配板を金属に替えて、導体性のペロブスカイト型 酸化物、たとえばBaO。55rO。5MoO3ー8な どを用いる試みの協定も散見される。しかし金属複合敵 化物苺膜を形成する上で、組成制御が容易ではなく、均 質で安定した成職が困難であり、また現在性が金属に比 終して1~2桁低く、薄膜コンデンサへの応用には望ま しくない。

***** [0006]

[発明が解決しようとする課題] 本発明は、ペロプスカ イト型酸化物をもって砂価とする積層誘弦体系子におい て、低温で誘電性能の優れた配向性膜を形成することを 目的とする。

[0007]

【課題を解決するための手段】本発明は、結晶軸に配向 性を有する基板の表面に、ドロブスカイト型酸型結晶と 類似構造をもつ (001) 起向したRe03型金属酸化 めの導成性特膜を設け、前記導電性特膜の表面にベロブ スカイト型酸化物誘電体の (001) 配向した誘電体導 膜を形成してなることを特徴とする。

[0008]

[作用] 本発明において構造性深酸として使用される金 隣酸化物としては、ReDB、MoO3、WO3などが 利用できる。この種企具型化物は立方品で、極めてベロ プスカイト型結晶構造に類似している、いわゆるR e O 3結晶構造である。

[0009] またReOSの格子定数点は3.751 で、ペロプスカイト型酸化物の誘定体として使用する5 rTiO8, PbTiO3 BaTiO3などとの格子 のミスフットは10%に心臓たない僅かなものである。 走た固有抵抗値のは、Rie O 3において1×10-5Ω ・cmであり、公属に匹敵する神程性を有している。 [0010]

【突施例】本発明の決施例による積層誘電体素子の断面 図を図1に示す。1は配向性の基板、2は基板1の表面 に形成されたペロプスカイト型結晶構造と類似する構造 をもつReOS型の金属酸化物からなる等低層、3は導 位居2の表面に形成されたペロブスカイト型酸化物誘因 体からなる調理体層、41は誘電体層3の表面に形成され た上部位在である。

【0011】図の実施例の構成は、基板1として、Mg O (100) 単額品表板を、導電層2としてReO3 を、誘電体層3として、SrTiO3を、上部電極4と してPtを使用し、これらをそれぞれイオンスパッタ生 で形成した。その各形成気件を表1に示す。

[0012]

【表1】

+ 40

10 章	田 平	ターゲットな	万世気ガス	茶框具座	X里皮				
	(ppm)			(७)	(iarr)				
# # #	1600	Rο	30+5V	350	1 × 1 0~4				
請奪体層	5000	\$ FT 1 0 3	A = 4 02	150-650	8 × 1 0-5				
上部写機	1500	Pt	Ar	350	2 × 1 0-8				

【0013】表1に示す条件の下で得られた停電層2 は、X紋図折によってReOS単一層であることが確認 された。また認常体格3は、150~250でで非晶質 50 【0014】図2の特徴調Aはこの気施例による報層誘

であって、それ以上の基础温度で立方品ペロプスカイト 型構造の単一層であり、過度が高い複結晶化が進む。

-2-

特願平7-153643

電体索子の誘電率を各成機能板限度について示したものである。基板密度が350℃以上で図3のX錠回折バターンに示すように(001)に配向し、パルクのSrT103の誘電率250以上に過する。なおこの数子のTan&は、0.5±0.2%であった。これらの結果は、特電層としてMoO8,WO3を使用した場合でも同年であった。

【0015】比較のために、MgO (100) 単結晶の 恋板の表面にPtを700℃で配向成膜し、その表面に 的配実短例と同様に等電層2、網電体層3および上部窓 個4を傾次機層して機層誘電体素子を構成した。この誘 危体の成膜温度と誘電率の相関を示したのが図2の特性 接Bである。これを特性線Aと比較すれば明らかなよう に、誘電率は前記実施例によるものの方が極めて高い値 を呈している。

【0016】なお本苑明においてベロブスカイト型硷化物誘致体としては、前記したSェTIOSのほか、Sェに代えてPb、Ba、La,Caのうちの少なくとも1種を、またTiに代えてTa、Nb、Co,Mo.Zェ

のうちの少なくとも 1 極を使用したものが適宜利用できる。

[0017]

【発明の効果】以上神迹したように本発明によれば、専電膜として、物質性がよく、しかも容易に形成できるペロプスカイト製配型結晶と類似構造をもつ(001)配向したReO3型金属酸化物の導電性障膜を用いるようにしたので、この等電性障膜の表面に低温下でしかも配向性よくペロプスカイト型取化物調電体を積屑することができる効果を奏する。

【図面の簡単な説明】

- 【図1】本発明の実施例を赤十断面図である。
- 【図2】基板温度に対する誘電率を示す特性図である。
- 【図3】X鉄回折パターン図すある。

【符号の説明】


- 1 落板
- 2 学電應
- 3 蒸電作用
- 4 上郊電極


[図1]

[四2]

[図3]







PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-008243

(43) Date of publication of application: 10.01.1997

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 27/04 H01L 21/822

(21)Application number: 07-153076

(71) Applicant: MATSUSHITA ELECTRON CORP

(22) Date of filing:

20.06.1995


(72)Inventor: FUJII SHINJÌ

(54) JOINING STRUCTURE OF METALLIC ELECTRODE TO CERAMIC THIN FILM, SEMICONDUCTOR DEVICE. AND ITS MANUFACTURE

(57)Abstract:

PURPOSE; To prevent the deterioration of the ferroelectric property of a ferroelectric film by heat treatment or changes over aging and to prevent the reduction in dielectric constant, adhesion between a metallic electrode and the ferroelectric thin film, etc., and to prevent the occurrence of very small mechanism cracks caused by stresses.

CONSTITUTION: A change storing capacitor 118 having such a five-layer structure that a ferroelectric thin film 115 is put between a first conductor thin film 114 and a second conductor thin film 116 made principally of the same ferroelectric material as that of the thin film 115 to which an impurity is added and a first metallic electrode 113 and second metallic electrode 117 are respectively formed on the external surfaces of the thin films 114 and 116 is formed on an n-type silicon substrate 101.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19) B本面特計 (JP) (12) 公開特許公報 (A)

(11)特許出歐公阳登号 時開平9-8243

(43)公開日 平成9年(1997)1月(0日

做別配子 庁内並理等号 FΙ 技術次示箇所 (51) Int.CL* HO1L 27/10 HO1L 27/108 651 27/04 21/8242 27/04 21/822

審査制成 未開求 請求項の数18 OL (全 9 頁)


(21) 出顧番号 **保留平7-159078** (71)出版人 000005843 松下電子工業排式会社 大阪府高城市丰町1番1号 (22)出版日 平成7年(1895) 8月20日 (72) 発明者 選井 眞拾: 大阪府南城市学町1番1号 松下電子工签 探式会社内 (74)代理人 外理士 曾掛 啖失

(54) 「発明の名称」 セラミック神殿と全属価値の接合構造と半導体装置およびその製造方数

(57) 【契約】

【目的】 熱処理や経時変化による強調電性の劣化、誘 電車の減少、金属電極と強誘電体薄膜間の密着力の低下 等を防止し、ストレスによる機械的微小クラックの発生 を防止する。

【構成】 血緩電体薄膜115を、この血調電体薄膜1 15と同一の強誘性体材料を主成分とし不純物が添加さ れて導電性をもった第1および第2の導電体薄膜11 4、116で挟み、第1および第2の導理体導膜11 4. 116のそれぞれの外側面に第1および第2の金属 電極113、117を形成した5層構造の電荷蓄積用キ ャパシタ118を、n型シリコン基板101上に形成し た。



【特許請求の範囲】

【請求項1】 セラミック移膜と金属遺種の接合面に、 前記セラミック特膜と同一のセラミック材料を主成分と し不純物が新加されて導電性をもった導電体帯膜を介在 させたことを特徴とするセラミック薄膜と金属電極の接 合構造。

【説求項2】 金属電極が白金からなる前求項1配戦の セラミック菩族と金属電極の接合構造。

【請求項3】 セラミック辞説が強誘電体延旋である詩 式項1または請求項2記載のセラミック薄膜と金属盤種 10 の拉合構造。

【幼式理4】 セラミック神談がチタン酸パリウムから なる強誘症体等膜であり、金属電極が自企であり、不純 物がイットリウムである油水項1 記載のセラミック符膜 と金属電板の扱合構造。

[閏式項 6] セラミック薄膜が高温超柱導薄膜である 商以項1または商求項2記載のセラミック科膜と金属電 版の辞合組造。

一の強誘電体材料を主成分とし不純物が添加されて導電 20 性をもった第1および第2の導電体導展で挟み、前記第 1 お上び第2の導電体薄膜のそれぞれの外側面に第1 お よび第2の金属電極を形成した5層構造の電荷業積用牛 ャパシタを、半導体基板上に形成したことを特徴とする 半球体装置。

【誼求項?】 強調電体管膜がチタン酸パリウムからな り、第1および第2の金属包含が自金からなり、不純物 がイットリウムである請求項6記載の半導体装置。

【請求項8】 強誘電体材料を主成分とし第1の不純物 が抵加されてア型導性性をもった第1の導性体帯膜とこ 30 の第1の導電体導膜と同一の強調電体材料を主成分とし 第2の不純物が添加されてn型等を性をもった第2の等 電体薄膜とを接合し、前記第1の導電体導展および前記 第2の導電体導展のそれぞれの外側面に第12よび第2 の金属電極を形成した4層構造の電荷器積用キャパシタ を、半導体基板上に形成したことを特徴とする半導体袋

【請求項9】 強誘電体傅原がチタン酸パリウムからな り、第1 および第2の金属電極が白金からなり、第1の る請求項8記載の半導体装置。

【胡戈耳10】 半端体基板上に第1の金属型板を形成 する工程と、前記第1の金属電板上にスパッタ法により 強誘団体材料を地積し、地積した強誘電体材料にイオン 注入法により不純物を抵加することにより第1の導電体 解膜を形成する工程と、前配第1の導電体薄膜上にスパ ッタ独により前記第1の導電体帯膜と同一の強誘電体制 料を堆積して強誘電体帯膜を形成する工程と、前記致誘 低体存取上にスパッタ法により的配第1の導位体存取と 同一の独族団体材料を栽造し、埋積した強誘電体材料に 50 ddt改厚、Bは電界強度、Vは動作電圧である。また、

イオン社入法により不純物

村級加することにより

第2の 導理体符膜を形成する工程と、前記第2の導体体符膜上 に第2の金属電極を形成する工程とを含む半導体装置の 製造方法。

【請求項11】 強硬気体材料がチタン酸パリウムであ り、第1 および第2の金属製価が自金からなり、不純物 がイットリウムである前求項10記載の半専体表遺の製

【請求項12】 半導体基據上に第1の企図電極を形成 する工程と、前記第1の金属電極上にスパッタ法により 強硬電体材料を堆積し、堆積した強調電体材料にイオン 注入法により第1の不純物を添加することにより 2 型等 金位を呈する第1の導電体養原を形成する工程と、前記 第1の導電体薄膜上にスパッタ法により前記第1の等電 体輝版と同一の独誘電体材料を堆積し、堆積した強誘電 体材料にイオン往入法により第2の不純物で添加するこ とにより n 型導位性を呈する第2の等電体等膜を形成す る工程と、前記第2の基金体等膜上に第2の金属電極を 形成する工程とを含む半導体製鋼の製造方法。

【請求項13】 強誘電体材料がテクン酸パリウムであ り、第1名よび第2の金属電極が白金からなり、第1の 不純物がイットリウムであり、第2の不純物がヒ类であ ろ請求項12記載の半導体基度の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分断】この発明は、セラミック等級と金 属電極の接合構造、ならび比セラミック等膜の一種であ る強誘電体藻膜を金属電極で挟んだ構造の電荷蓄積用半 ャパシタを半導体基框上に設けた半導体メモリ等の半導 体装御およびその製造方法に関するものである。このよ うな強誘電体関膜を用いた半導体メモリを有する半導体 装置は、大規模集積回路(**↓**SⅠ)の大容量化を可能と するものである.

[0002]

【従来の技術】近年、LS【の高集積化に伴い、個々の 半事体表子の後細化が促進されている。そのために半導 体メモリにおいては、館帯書観用キャパシタの面積の彩 小化による小面積大容量キャパシタの実現が重要な課題 となっている。単位面積あたりの容量が一定である電荷 不越物がイットリウムであり、第2の不越物がヒ森であ 40 警検用キャパシタ団積を乾小すると、電荷器積用キャパ シタ1個あたりの電荷蓄積量は減少する。上記電荷蓄積 登が減少すると、α袋によるソフトエラーを生じやすく なる。ソフトエラーを生じたくくするためには、例え は、ダイナミックRAMの場合、約40fF以上の電荷 学校量が必要である。

> 【0003】 電荷客銭用キャパシタの最小必要答領電荷 量をQとすると、

Q=S· ¿· E=S· ¿· Y/d

と表すことができる。ただし、Sは面積、 s は誘電車、

AVAII APIE

動作電圧V=一定とすると、 QCS · E/d

と表すことができる。

【0004】ここで、略小のために面積Sをk倍(kぐ 1) した場合、唯荷量Qを一定にするためには、4/6 は1/k倍する必要がある。そのためには、映厚dをk 倍するか、弱性率をモノk倍するかである。しかしな がら、従来より用いられている諸電体材料である5 10 2 やSiz Naは、胶厚を減少させると欠陥密度が増加 するために、薄膜化することは困難になってきている。 【0005】したがって、誘電率をを1/k俗にするこ とが有望であり、高い比勝四率を示す堕誘電体薄膜を電 **荷密積用キャパシタに用いた半等体メモリの開発が行わ** れている。上記の武荷客積用キャパシタは、ダイナミッ クRAMの場合、約401F以上の電荷蓄積量が確保で きるように設計される。上記の悲積西荷量の数式は、真 空の誘電率をより、比時電串をよっとすると、

Q=S · Eq · Er · E

と表すことができ、SIO2 の比誘電率 6, は3.9で あるのに対して、ar (BaTiO)) 与5000、£ 20 , (P2T)≒751であり、2桁ないし3桁高く、同 一併造であれば、BaTIO」やPZT等の強調性体符 膜を用いた場合に、面後Sを縮小しても、必要な約40 f F以上の電荷替額最が得られるものである。この点 は、以下の従来例だけでなく、各実施例でも磁保されて いる。

【0006】従来の半導体装置の具体例として、強誘電 体薄膜を電荷管積用キャバシダに適用した従来の半導体 メモリを取り上げる。以下、図面を参照して辞細に説明 する。図3は従来例の強勝電体導膜を電荷管積用キャバ 30 シタに図用した半導体装置(半導体メモリ)を示す断面 図である。図中の301はヵ型単結晶シリコン基板であ る。このn型単結品シリコン基板301の表面にはpチ ャネルのスイッチング用FET302が形成されてい る。このスイッチング用FET302を含むカ型単結晶 シリコン基板801上には、CVD法により形成された 層間路級膜(SiOe 膜)303名よび船縁膜((10 O) 配向の酸化マグネシウム膜 (MgO膜) 304が 形成されている。この絶縁膜304上には強誘性体薄膜 を用いた電荷容積用キャパシタ316が形成されてい

【0007】 (100) 配向の酸化マグネシウム膜 (M gOU)からなる絶縁限304は配向したチタン硷パリ ウム(BaTiOa)からなる強誘電体弾膜314を堆 殺させるのに必要である。その理由は、チタン酸パリウ ム等の強誘電体揮駆は配向させることによって、誘電枠 住や耐圧が向上するからである。上記スイッチング用下 ET302は、n型単独品シリコン基板301の表面に 互いに世気的に分離して設けられたり型のソース領域3

介して設けられたゲート電極日08とから構成されてい る。上記 n型単き品シリコン基板301上には、層間船 緑膜(SIOz 膜)308部とび絶縁膜(MgO膜)3 04が形成され、かつソース区域305およびドレイン 領域306に対応する位置で置間施録膜(SiOs 順) 303および絶象値 (MgO灰) 304にはコンタクト ホール309。311が囲行されている。

[0008] 層間絶縁膜 (SIO2 膜) 303 4 よび絶 缺敗(MgO膜)304上には、コンタクトホール30 10 9、311を通して、ソース領域305およびドレイン 領域306に技能されたソース電缸310およびドレイ ン電板312が設けられている。電荷蓄積用キャパシタ 316は、厚さ0. 2 µmの自命(Pt)からなる下部 金属電観313と、この下部金属電観313上に形成さ れた(100)配向のチタン位パリウム〈BaTi Oa) からなる厚さ10μmの強誘或体褥膜314と、 この強誘電体物膜314上に形成された厚さ0. 2μm の白金 (Pt) からなる上知色属電極315とから形成 されている.

【0009】なお、下部企済電便313および上部企属 電極315は直旋スパッタリング法による白金等膜の地 積とバターニングにより形成し、玻璃電体等膜(BaT 10) 膜)314は高周波スパックリング法による(1 00) 配向の厚さ10 µmのチダン酸パリウム (BaT 101) の堆積とパターニングにより形成した。また、 ソース電板310は、層間絶縁膜303に開口されたコ ンタクトホール309を通してスイッチング用FET3 02に接続されたドレイン地域312に接続されてい

【0010】 \$17は厚さ0 5 μmの歳化與 (S10 2) よりなるLOCOS分配百域、318は序さ1、0 μmの壁化膜(Sin Ni)からなる遺面保護膜であ る。こうした半導体設置のメモリセルにおいては、スイ ッチング用FET302のケート電板308を行遊択 後、ソース電極310を行露択免に各々接続することに よってソース電板310からの電流を電荷器積圧キャバ シタ316に答えることができる。

【0011】また、以下に、世来の慈度形成技術とし て、スパックリング法について述べる。スパッタリング 40 技術は、グロー放電によって低圧の雰囲気ガスをプラズ マ化させ、陰極であるターゲット材料に衝突させること によって、彼スパックリング位子を保放させて、場極近 傍上の茲似上に地積させる技術である。

【0012】このグロー放電によって生じた雰囲気ガス のプラズマを、陰極であるターゲットに接する空間に直 交役磁界を用いて高密度に関じ込めることによって、高 効率で、地種原子を採取させるマグネトロンスパッタリ ング技術が知られている。商性度の雰囲気プラズマの閉 じ込めに、陰極であるターゲット材料の裏例に磁石を配 ○5およびドレイン領域306とゲート絶縁態307を 50 列し、直交する電磁界を形成し、電子にサイクロイド運

特閱平9-6243

助を起こさせて、ターゲット表面近傍でのプラズマ密度 を上げたプレーナマグネトロン型スパック装置が知られ ており、降膜堆積工程に一般に使用されている。

【0013】一般に、強誘菌体蕁膜であるBaTiOz 薄膜を形成する場合、BaTiOIセラミックターゲッ トを用いた高風波スパックリング法が適用される。 [0014]

【発明が解決しようとする課題】しかしながら、上記の ような強誘電体停膜を用いた電荷蓄積用キャバシタを有 する半導体装置の場合、熱処理や縦時変化によって白金 10 (Pt) からなる下部金属低極313と上部金属電極3 15とから白金(Pt)が強誘電体落膜(BaTlO) 辞説)314に拡散することによって、また強調電体導 膜 (BaT10:) 314のBs, T1. Oが下部金属 電極313と上部金属電極315側に拡散することによ って、弦響電性の劣化、誘電率の減少、金属電極と強緩 並体薄膜間の密着力の低下等が生じる。また、ストレス による機械的微小クラックが、企賃電極と強誘電体の界 而に発生しやすいという問題点がある。

福313と上部金属低低315とから自金(Pt)が強

透電体弾膜(BaTiO) 弾膜)314に拡散すること によって、強調電性の劣化、調電率の減少、金属電極と 投誘電体等膜間の密着力の低下等が生じるのは、以下の 理由からである。つまり、ここでの強誘電体(BaTi O』)は、多結晶であり、粒界に白金(等体)が侵入す ると、終心率、耐電性が劣化し、また、BaTIOs / Ptは、もともと電極界面で接しているが、粒界へ自金 が入ることによって機械的強度が低下するからである。 【0016】主た、強誘電体移験(BaTiOs)31 30 4のBs, Ti, Oが下部金属電板313と上部金属電 **極315側に拡散することによって、強誘駆性の劣化、** 誘電率の減少、金属電極と強誘電体存膜間の密着力の低 下等が生じるのは、以下の理由からである。つまり、上 記の各元素Ba、Ti,Oが拡散することにより、名極 /強誘性体界面に低密度層、特に低酸緊密度層が形成さ れ、この低酸素密度層で電界風景(不均一)が発生し て、分極/分極反転を行う際、微小クラックが生じ、誘 電性、機械強度の低下が生じるからである。

【0017】また、ストレスによる機械的微小クラック が、金属電極と強弱電体の系面に発生しやすいのは、強 誘電体材料では、分極/分極反転を行う際、原子の変位 が生じる結果、結晶粒界が粗となることによる。この弦 位は、分核/分極反転の際、高電界となる金属電機と強 36年中の界面で坐じやすい。この発明の目的は、熱処理 や経時変化による強誘電性の劣化、誘電率の減少、金属 電極と強誘電体導膜間の密差力の低下等を防止し、スト レスによる機械的微小クラックの発生を防止することが できるセラミック蔣庭と金属電極の接合構造と半導体装 **世およびその製造方法を提供することである。**

[0018]

【課題を解決するための手段】請求項1記載のセラミッ ク存取と金属電極の接合構造は、セラミック薄膜と金属 色板の接合面に、セラミック解膜と同一のセラミック材 料を主成分とし不純物が譲加されて将電性をもった導電 体帯膜を介在させたことを特徴とする。 胡求項2 記載の セラミック存験と金属電板の接合構造は、防水項1配数 のセラミック部膜と企属電便の接合構造において、企風 食板が白金からなる。

【0019】 商求項3記載のセラミック得展と金属電極 の接合構造は、翻求項1まがは請求項2配収のセラミッ ク森膜と金属電極の接合構造において、セラミック薄原 が強誘電体薄膜である。蕭琳項4記載のセラミック薄膜 と金属色極の接合構造は、請求項1記載のセラミック簿 膜と金属電極の接合構造において、セラミック専股がテ タン陸パリウムからなる強誘電体溶脱であり、金属電極 が白金であり、不純物がイットリウムである。

【0020】 確求項5記職のセラミック薄膜と金属電枢 の接合構造は、請求項1まだは請求項2配載のセラミッ 【0015】ここで、白金 (Pt) からなる下部会属電 20 ク特膜と金属電極の接合構造において、セラミック薄膜 が高温照配排幕膜である。 請求項 6 記載の半導体装置 は、砂銭性体薄膜を、この強誘性体薄膜と同一の強調性 体材料を主成分とし不純物が添加されて将電性をもった 第1および第2の導動体薬嚥で挟み、第1および第2の 半電体移成のそれぞれの外側両に第1 および第2の金属 低極を形成した5層構造の低荷養積用キャバシタを、半 導体基板上に形成したことを特徴とする。

> 【0021】請求項7記載の半郷体装置は、請求項6記 載の半等体装置において、、動脈電体物膜がチタン酸パリ ウムからなり、第1台よび第2の金属電極が白金からな り、不純物がイットリウムである。 讃求項8 記載の半海 体装置は、強調電体材料を生成分とし第1の不純物が添 加されてp型導電性をもう大祭1の導電体導膜とこの第 1の導位体薄膜と同一の強硬性体材料を主成分とし第2 の不純物が添加されてn型神理性をもった第2の導動体 蒋腴とを接合し、第1の導体体育膜および第2の導密体 導膜のそれぞれの外側面に第1 および第2の企属電極を 形成した4周構造の電荷蓄積用キャパシタを、半導体器 板上に形成したことを特徴とする。

【0022】 請求項9記載の半等体監定は、請求項8記 載の半導体装置において、芽頭電体再膜がテタン酸バリ ウムからなり、第1および第2の金属電極が白企からな り、第1の不純物がイットリウムであり、第2の不純物 がヒ柴である。請求項10配載の半導体装置の製造方法 は、半導体基板上に第1の金属電極を形成する。つい で、第1の金属電磁上にスパッタ法により強務電体材料 を推樹し、地積した強誘性体材料にイオン注入法により 不純物を添加することにより第1の導電体等膜を形成す る。ついで、第1の幕電体体膜上にスパッタ法により第 50 1の英章体薄膜と同一の強調章体材料を地積して強誘症 (5)

鈴原平9-8243

体薄度を形成する。ついで、強調型体導膜上にスパッタ 法により第1の導電体等限と同一の強調電体材料を堆積 し、地位した強誘電体材料にイオン注入法により不純物 を添加することにより第2の導弦体導膜を形成する。つ いで、第2の導質体等膜上に第2の金属電極を形成す

【0023】節以羽11記載の半導体表置の製造方法 は、独認電体材料がチタン酸パリウムであり、第1 およ び第2の金属電極が白金からなり、不純物がイットリウ ムである。請求項12記載の半導体数型の製造方法は、 半導体基板上に第1の金属電極を形成する。ついで、第 1の金属電板上にスパッタ法により強誘電体材料を堆積 し、地積した強弱性体材料にイオン往入法により第1の 不純物を鍛加することによりp型等低性を呈する第1の 英電体存痕を形成する。ついで、第1の存電体再算上に スパッタ法により第1の導電体薄膜と同一の強調電体材 料を堆積し、堆積した践誘電体材料にイオン注入法によ り第2の不知物を添加することによりn型等で性を呈す る第2の導動体系膜を形成する。ついで、第2の導動体 落旗上に第2の金属電機を形成する。

【0024】商泉項13配報の半導体設置の製造方法 は、独誘電体材料がチタン酸パリウムであり、第1およ び第2の金属電極が自金からなり、第1の不純物がイッ トリウムであり、第2の不純物がヒ素である。

[0025]

【作用】従来、国内蓄積用キャバシタは直接金属の極に よって鼓誘性体符膜を挟みこむ構造であったのに対し て、この発明に示す半導体経費は、致誘電体帯膜を構成 する元帝を主成分とする導致化薄膜(もしくは半導体療 膜) で強誘電体程度を挟みこむ構造であるために、熱処 30 理や経時変化によって下部金属電極および上部金属電極 から金属が放接に強誘医体部膜に拡散することや強調整 体薄膜中の元素が金属電極側に拡散することを遅らせる ことができる。

【0026】また、金属電極と強調磁体とが直接に接す る従來の構造に比べて、不純物を含む強誘電体層がバッ ファ暦として作用し電界の変化、応力の集中が急峻には 起こらなくなるので、世界、応力の集中が分散し、スト レスが少なくなって微小クラックが金属電磁、等電体と よび独身電体との界面に発生しにくくなる。上記のよう な拡散を遅らせることができるのは以下の理由からであ る。従来例のように、電極金属と強誘電体とが直接接し ておれば、医極材料の強調電体限への粒界に沿った拡散 が生じたり、分極/分極反転時に電極/強誘電体界面で ストレスが発生する。しかし、本発明のように、イット リウムをイオン注入や熱拡散によって強誘電体(BaT 101)に入れて強誘電体の表面を半導体化ないし等体 化することによって実質の包閣/後語包体界面にバッフ ァ層を介在させた状態に形成することができ、BeTi O) +Yのパッファ屋の中でのクラックや電板材料の拡 50 法により(100)階向の升タン酸パリウム酸(BaT

松はBaTlO;の容量部は影響を与えない。つまり、 結果的に電極からパッファ度を介して強誘或体層へ至る 花屋材料の拡散を遅らせるまとができるのである。 [0027]

【実施例】以下、この発明の実施例を図面を参照して許 細に説明する。図1は、この発明の第1の実施例の強認 色体容浪を色荷養積用キャパシタに適用した半導体技管 を示す断面図である。図中の101は、 n型単粧品シリ コン基収である。このn型単結晶シリコン基板101の 10 夜面には、pチャネルのスイッチング用FET102が 形成されている。このスイナチング用FET102を含 むn型単結品シリコン芸板:OI上には、CVD法によ り形成された層間絶縁膜(5102膜)103および船 **緑膜((100)配向の酸化マグネシウム膜(MgO** 膜)〕104が形成されている。この船級腹104上に は、強誘電体弾膜を用いた電荷整額用キャパシタ118 が形成されている。

【0028】スイッチング内FET102は、n型単結 品シリコン基板101の表面に互いに電気的に分離して 設けられた p型のソース領域 105 およびドレイン領域 106とゲート絶縁吸107を介して設けられたゲート 電板108とから構成されている。 n 型単結晶シリコン 読板101上には、瞬間絶縁略(S (Oz 膜) 103お よび破化マグネシウム膜 (NBO膜) からなる絶縁膜1 04が形成され、かつソース領域105およびドレイン 領域106に対応する層間総縁膜(S102 膜)103 および絶縁膜(MgO膜)、104にはコンタクトホール 109, 111が用口されている。 層間絶縁膜 (510 2 版) 103 均よび絶縁腹【MgQ膜) 104上には、 コンタクトホール109, 111を通して、ソース領域 105 およびドレイン低域 106 に技統されたソース電 極110およびドレイン電槽112が設けられている。 【0029】館荷普積用キャパシタ118は、層間絶縁 膜 (SiO: 膜) 103 本よび触線膜 (MgO膜) 10 4上に形成された厚さ 0.12 μmの白金(Pt)からな る下部金属電板113と、1の下部金属電板113上に 形成されたチタン酸パリウムからなる強誘性体等膜11 5 を构成する元章 (Ba, 11, 0) に不純物 (イット リウム: Y) を5. Ow (X錠加した厚さ5μmの第 40 1の導電体薄膜114と、【100】配向の厚さ10μ mのチタン酸パリウム(BaTIOs) 膜からなる強誘 電体轉膜115と、強誘電体解膜115を構成する元素 (Ba, Ti, O) に不純特(イットリウム: Y) を 5. 0wt. %添加した厚さ5 umの第2の導電体科膜 116と、厚さ0、2μmの自金(Pt)からなる上部 金属地極117とからなる問題構造となっている。 【0030】なお、下部金属電板113および上部金属 電極116は直流スパッタリング法による自金専族の地

段とパターニングにより形成し、高周波スパッタリング

特明平9-8243

101 膜) の地積とバターニングにより電荷蓄積用のキ ャパシタを構成する強誘電体導展114を形成した。ま た、ソース単極110は、層間絶縁膜108に関口され たコンタクトホール109を通してスイッチング用FB T102に接続されたドレイン電極112に接続されて いる。119は厚さ1000nmの窓化駅(Si 」 N』)からなる表面保護膜、120は厚さ500ヵヵ の酸化膜 (SiOt) よりなるLOCOS分解領域であ

は、スイッチング用下包T102のゲート電極108を 行選択した後、ソース電極110を行選択先に各々接続 することによってソース電板110からの電流信号を電 **初苦積用キャパシタ116に蓄えることができる。以上** に示したこの発明の第1の実施例によれば、上記した従 来の半導体装置で生じていた熱処理時や経時変化によっ て生じる欠点を改善することができる。

【0032】すなわち、各々白金(Pt)からなる下部 金属電視113と上部金属電板116から白金が強硬電 体帯膜(BaTlOz) 114に拡散するのが遅くな り、また強勝電体薄膜(BaTIO))115のBa、 T」が下部金属電極113と上部金属電極116回に拡 世のが遅くなり、これらの材料が相互に拡散することに よって発生する強誘電性の劣化、誘電率の減少、金属電 極と強誘電体幕膜側の密着力の低下、クラックの発生を 改善することができる。リーク包流密度を10~A/c m! と世來例の半導体装置に比べて100分の1に改善 することができた。

【0033】また、分極、分極反転を繰り返すことによ 被的強小クラックが発生しにくい。その結果、分極、分 経反転をくり返すことによる書き込み回数は、従来の1 01 回から109 回に向上させることができた。ここ で、金属電極と強誘症体帯膜との間に強誘症体帯膜と同 材料を主成分とし不純物を添加した導電体薄膜が介在す ると、金属電極材料である白金が強誘電体符膜中に拡散 することや強誘電体材料が金属電板中に拡散するのが遅 れるのは、以下の理由からである。つまり、電磁/不純 物を添加した導電体(パッファ尼)/独誘電体とする 強調整体階に選するには時間を要するのである。また、 強硬重体材料が金属中へ拡散することは、電界の集中、 ストレスの毎中が緩和されているため、従来に比べると 遅くなるのである.

【0034】また、金属電板と致調電体弾頭との間に、 強約性体落膜と同材料を宝成分とし不純物を添加した導 位体存取が介在すると密治力が低下しないのは以下の型 由からである。つまり、従来のような電極/強誘電体構 造の場合に、界面での世界の心な変化(毎中)のため、

レスがかかり、クラックが生じやすい。しかし、パッフ ァ暦(不純物を添加した独雄性体層)があれば、パッフ ア層ノ強誘電体層界面で高電界がかかっても結晶構造に 大きな変化がないため、ストレスがかかりにくい(原子 が変位しにくい)である。

[0035]また、金属電板と強誘電体等限との間に強 誘電体弾膜と同材料を主成分とし不純物を添加した導電 体神峡が介在するとクラックが発生しないのは以下の理 由からである。つまり、肉材料を主成分としているの 【0031】こうした半導体施程のメモリセルにおいて 10 は、結晶構造が大きく変わすた材料では、その変化して いるところにストレスがかかりやすいためである。ここ で述べてあるのは、シリサイド化技合と似ているもの で、金属/強誘電体の界面(接合)を強調電体側へ移動 させている。

> 【0086】史た、金属が承護電体存限に拡散すること あるい強誘電体材料が金属電板に拡散することが、クラ ックが発生し易くなる原因となっているが、その理由 は、以下の通りである。つまり、強誘症体(ここでは、 多粒品体セラミックス)は、 結晶粒と粒界からなり、粒 20 界部分では拡散速度が速く、不純物が侵入することによ って、粒界には煮図しない即倒しない相が形成され、ク ラックが生じやすくなるである(旋結セラミック/電板 ではよくあること)。

【0037】また、金属包布と独誘電体排放との間に強 弱性体神膜と同材料を主成分とし不純的を添加した専門 体球膜が介在すると電界象中や応力集中が避けられるの は、以下の理由からである。つまり、位界の集中や応力 の集中は、電極/登録電体の材料が異なる急峻な界面で 生じるため、金属/不純物を添加した導管体障膜/並誘 り不探発性メモリとして用いる場合、ストレスによる機 30 電体薄膜とすると、急輸准事面がなくなり、電界の集中 が防げるのである。空成分が同じ英雄体薄膜を使用する のは主成分が異なる材料は脂品性が異なり、その異なる 界面からクラックが生じやすいからである。

【0038】また、強調電体材料としては、上記実施例 ではチタン酸パリウムを用中ているが、それ以外には例 えば、PZT(ジルコン設于タン配鉛)やSrTiOュ (チタン酸ストロンチウム)、PbTiOz (チタン酸 鉛)が用いられる。また、全異電極としては、上記実施 例では白金を用いているが、それ以外には、強誘電体中 と、重複と強誘電体の開願が長くなるため、電極材料は 40 への電極(白金)材料の鉱散を防ぐために、Pt/TI N/BaTiO』(白金とBaTiO」の間にTiNを 技む)の構造を採用したり」またはInOx. Ir Ox 、インジウムオキサイドやイリジウムオキサイドが 使用される。

【0039】また、強調電作に添加する不純物として は、上記実施例ではイットリウムを用いているが、強誘 **宅体の電導度の制御を行う配は、Y(イットリウム)の** 他に、Nb(ニオブ)、Mh(マンガン)が用いられ る。また、上記実施例では、強誘性体材料としてチタン 分類/分核反転時に分積時の販子の変位が大きく、スト 50 酸パリウムを、不純物としてイットリウムを用いている

特関平9-8243

11

(7)

が、これ以外の材料の組み合わせとしては、例えば、B aTIO」+Y主たはMnまたはNbまたはFeの組み 合わせや、PZT+MnまたはNbまたはPcの組み合 わせ等が考えられる。なお、上記の強硬電体材料に対す る金属電極の超み合わせの選択は、電極材料の劣化が少 ないように突厥的に選択する。

【0040】図2は、この発明の第2の実施例の致跡電 体藻膜を唯初器利用キャパシクに適用した半導体装置を 示す断面図である。図中の201は、n型単鉛晶シリコ ン弦板である。このn型単軸晶シリコン基板201の表 10 程用キャパシタ218に苦えることができる。すなわ 面には、カチャネルのスイッチング用FET102が形 成されている。このスイッチング用FET202を合む ュ型単鉛品シリコン基板201上には、CVD法により 形成された層間距録膜 (SiOt 膜) 203および絶縁 戦((100)配向の酸化マグネシウム機(MgO 腹)] 204が形成されている。この絶縁膜204上に は、致誘電体帯域を用いた電荷管機用キャバシタ218 が形成されている。

【0041】スイッチング用FET202は、n型単結 品シリコン基板201の表面に互いに電気的に分配して 20 mm 設けられたア型のソース領域205およびドレイン領域 206とゲート絶縁膜207を介して登けられたゲート 電低208とから構成されている。 5型単結晶シリコン 当板201上には、層間絶録戦(SIOz 験)203占 よび贮化マグネシウム灰(MgQ膜)からなる配像膜2 04が形成され、かつソース領域205およびドレイン 低域206に対応する層階組織度(SiQz 隙)203 および絶縁膜(McO膜)204にはコンタクトホール 209, 211が閉口されている。 層関絶縁膜 (SIO 2 度) 203および組録版 (MgO版) 204上には、 コンタクトホール209、211を通して、ソース領域 205およびドレイン叙収206に接続されたソース母 概210およびドレイン窓框212が設けられている。 【0042】電荷蓄積用キャバシタ218は、層間絶縁 膜 (S10: 原) 203および絶象膜 (MgO腕) 20 4上に強誘金体理膜を構成する元素、例えば、BB. T 1. 〇を主な構成元素として第1の不純物(イットリウ ム:Y)を5.0wt.%添加して形成した厚さ5 μ立 の第1の幕電体薄膜214と、Ba、Tl、〇を主な構 **松元素として第2の不納物(ヒ素:As)を7.0w** 1. 光添加して形成した厚さ5μmの第2の導電体導験 215と、厚さ0. 2 µmの白金(Pt)からなる上部 金属電極216および厚さ0.2 μmの白金(Pt)か らなる下部金属戗板213との4層構造となっている。 【0043】なお、下部金属電極213および上部金属 電板216は延烷スパックリング法による白金等旗の地 積とバターニングにより形成し、第1の等電体薄膜21 4と第2の導電体辞膜215は尚周波スパッタリング法 による堆積とパターニングにより形成した。また、ソー ス党組210は、絶縁終203に関口されたコンタクト 50 上記のデバイスとしては、全路包括/記念学材料/絶縁

ホール209を通してスイッチング用FET202に採 統されたドレイン電極2 1 2 に接続されている。217 は厚さ1000nmの変化膜 (Sin Na) からなる数 面保護院、219は厚さ500nmの酸化膜(Si Ot) よりなるLOCOS分醛傾収である。

【0044】こうした半導体設置のメモリセルにおいて は、スイッチング用下BTVO2のゲート電極208を 行選択後、ソース電優21○を行選択免に各々接続する ことによってソース電衝を10からの電流信号を電荷器 ち、低荷替積用キャパシタ218は、Ba,Ti,〇を 主な構成元命として第1の木純物(イットリウム:Y) を5. 0wt. %認加して形成した厚さ5μmの第1の 導館体導験214と、Ba, Ti. Oを主な構成元素と して第2の不純物(ヒ栄: As)を0、7wt. 光緑加 して形成した原さ5μmの第2の導位体符膜215とに より電荷容積部が構成されている。第1の導電体群頭2 14はp型電気伝導を示し、第2の導電体薄膜215は n型電気伝導を示す。これらの接合面にはpn接合が形 成されるために電荷を蓄えることができる。

【〇〇45】そのため、以上に示したこの発明の第2の 尖流列の半路体装置によれば、熱処理時令秘密変化によ って、白金からなる上部金属電極216から白金が第1 の課金体簿職214および第2の課金体簿購215に拡 散した場合であっても、発生する強誘電性の劣化、誘電 率の減少、金属電視と強勢事体等膜間の密着力の低下、 クラックの発生を改善することができる。リーク電流感 度を10-6A/cm²と従来例の半導体装置に比べて1 00分の1に改善することができた。

[0046] 補足すると、上記の拡散は、PチャネルM OSトランジスタを使用しており、上部電板216より 電子が下部電極に向けて移動し、このとき、白金原子 (中性) に電子が衝突し、自金原子を強硬電体側へ移動 させろもので、下部会属電腦213からの拡散は考えな くてもよい。また、第1の事業体薬膜214はP型、第 2の写電体薄膜216はN型であり、下部金屑右値21 3が正となったときに、容量電荷は第1名よび第2の選 常体薄膜214、215の乳面に蓄積される。したがっ て、第1および第2の海旋体薄膜214,215中に白 40 金が侵入して特徴性が増しても界面に白金が至るまでは 容量は変化しない。

【0047】なお、この発明の実施例では、形成方法と してスパッタ法としたが、 Vルーゲル法やCVD法を用 いても良い。また、適用した材料として強弱電体裕既と したが、セラミック系の材料であれば高浪震電路材料 (La-Ba-Cu-O. VBCO (YBs: Cu) O 7) 勺)を用いたデバイスの作製に適用しても、金属電 征(例えば、白金)とセラミック材料の反応を抑えるこ とができ、良好な特性の得額を形成することができる。

(8)

特開平9-8243

13

材料/超電導材料/金属電極としたスイッチング東子 (ジョセフソン株子) が有名であり、高温超電路と金属 電極の超み合わせは、包荷の取り出し(配線の接続)と して用いている。

[0048] また、強緩電体部限を形成し、強誘電体等 限を构成する元素に不純物を添加する方法として本実施 例では、組成の異なるターゲットを用いて、組成の異な る致誘電体神限/導電体神限を推積したが、イオン注入 法や表面に地積させた不純物からの熱拡散によって強誘 電体の姿面に半等体層を形成してもよい。また、本実施 例では、平板型の容量整額キャパシク(プラーナ型)と したが広くSiOz 系辞限で用いられているスタック型 やトレンチ型の容量發限として利用してもよい。

【0049】なお、不範的を添加するのにイオン住入を 用いていますが、イオン往入法により不純物を往入する と、健康を制御することにより精度よく制御することが でき、特度の高いデバイスを生産できる(必留りの向 上)。

100501

【発明の効果】この発明のセラミック将膜と金属電極の 20 110 独合保造と半導体装置およびその製造方法によれば、セラミック将膜または強調電体存職をたけ高温超電導存膜 112 と金属電極との間にセラミック将膜または強調電体存職 113 または高温超電導存膜と同一材料を主成分として不純的 114 を譲加した存留体存職を介在させたため、無処理および 115 経時変化によって金属電極から金属電極材料がセラミッ 116 ク帯原または強誘電体存限または高温超電導存膜中に拡 117 数すること、およびセラミック得限または強誘電体存態 118 または高温超電導等膜からその構成材料が金属電極中に 119 拡散するのを遅らせることができるので、上記の材料の 30 120 拡散によって生じる強調電性の劣化、認電率の減少、金

民電極と強調電体等限間の中者力の低下を防止でき、また、クラックの発生を改**むす**ることができ、その実用上の効果は大きい。

【図面の簡単な説明】

【図1】この発明の第1の表施例の半導体基置を示す図である。


【図 2】 この発明の第2 的実施例の半導体装置を示す図である。

【図3】従来例の半導体数配を示す図である。

0 【符号の説明】

- 101 n型単結晶シリカン基板
- 102 スイッチング用FET
- 103 層間絶縁膜(S O 膜)
- 104 約録版 (MgQ購)
- 105 ソース傾城
- 106 ドレイン傾域
- 107 ゲート船級膜
- 108 ゲート電極
- 109 コンタクトホール
- 110 ソース電極
- 111 コンタクトホー
- 112 ドレイン電極
- 113 下部企具置極(第1)
- 114 第1の導電修剪製
- 115 強調電体部膜
- 116 第2の導道体勢膜
- 117 上部企馬電優(新2)
- 118 略荷鬱積用キャパシタ
- 119 表面保険膜
 - LOCOS分解製域


[图2]



特別平9-8243



(9)



(図3)

